佛山网站建设经营网站备案

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益

题目链接：Vector100r - HDLBits

module top_module( input [99:0] in,output [99:0] out
);integer i ; always @(*) beginfor (i = 0 ; i <= 99 ; i ++ ) out[i] = in[99 - i] ;endendmodule