中山网站网站建设图派做网站

fpga流水灯的设计

思路：外部时钟频率50mhz，若要实现每隔0.5s闪烁一次，则使用内部计数器计数到24999999拉高一个周期电平，当电平被拉高的时候，进行LED灯电平的设置，每次检测到高电平，就进行一位LED灯的设置，进行循环设置，就形成了流水灯的设计。

module flow_led
#(parameter cnt_max =25'd24999999) //0.5s闪烁一下
(input wire clk,
input wire rst,
output reg [3:0] led);reg [24:0] cnt;
reg cnt_flag;always@(posedge clk or negedge rst )beginif(rst==1'b0)cnt<=25'd0;else if(cnt==cnt_max)cnt<=25'd0;elsecnt<=cnt+25'd1;endalways@(posedge clk or negedge rst)beginif(rst==1'b0)cnt_flag<=1'b0;else if(cnt == (cnt_max)-1)cnt_flag<=1'b1;elsecnt_flag<=1'b0;endalways@(posedge clk or negedge rst)beginif(rst==1'b0)led <=4'b1110;else if(cnt_flag==1'b1 && led ==4'b1110)led <=4'b1101;else if(cnt_flag==1'b1 && led ==4'b1101)led <=4'b1011;else if(cnt_flag==1'b1 && led ==4'b1011)led <=4'b0111;else if(cnt_flag==1'b1 && led ==4'b0111)led <=4'b1110;		endendmodule

测试代码

`timescale 1ns/1ns
`include"flow_led.v"module top();reg clk;
reg rst;
wire [3:0] led;initialbeginrst = 1'b0;clk = 1'b0;#20rst = 1'b1;endalways #10 clk=~clk;flow_led 
#(.cnt_max (25'd24))
led_inst(clk,rst,led);endmodule