邯郸建移动网站费用女生适合学前端还是后端
文章目录
- 1 概述
- 2 板载资源
- 2.1 硬件规格
- 2.2 硬件规格
- 2.3 工作条件
- 3 参考资料
- 3.2 原理图
- 3.3 尺寸图 (单位 : mm)
- 3.4 参考例程
- 4 硬件协议栈优势
1 概述
W5500-EVB-Pico是基于树莓派RP2040和完全硬连线TCP/IP控制器W5500的微控制器开发板-基本上与树莓派Pico板相同，但通过W5500芯片增加了以太网功能。
2 板载资源
2.1 硬件规格
- RP2040规格参数
- 双核Arm Cortex-M0 + @133MHz
- 264KB 高速SRAM和2MB板载内存
- 通过专用QSPI总线最高支持16MB的片外闪存
- DMA控制器
- 30个GPIO引脚，其中4个可用作模拟输入（12位精度）
- 2路UART、2个SPI控制器和2个I2C控制器、16路PWM通道、1个定时器、1个RTC
- 8个可编程I/O(PIO)状态机
W5500是一款高性价比的以太网芯片，其全球独一无二的全硬件TCPIP协议栈专利技术，解决了嵌入式以太网的接入问题，简单易用，安全稳定，是物联网设备的首选解决方案。
- W5500芯片规格参数
- 全硬件TCPIP协议栈
- 支持TCP,UDP,ICMP,IPv4,ARP,IGMP,PPPoE协议
- 硬件协议栈不受网络攻击，安全稳定
- 8个独立的硬件Socket，各路通信互不影响
- 32KB片上缓存供TCP/IP包处理
- 集成802.3以太网MAC
- 集成10BaseT / 100Base-T以太网PHY
- 主机接口:SPI高速串行外设接口（最高80Mhz ）
- 低功耗，工作温度40℃左右
- 支持嵌入式操作系统：Linux & RTOS
- 支持掉电模式 & UDP网络唤醒
- 工作电压3.3V，I/O 5V耐压
- 支持自动协商（全/半双工，10M/100M)
- 全硬件TCPIP协议栈
- Micro-USB B接口，用于供电和下载程序
- 3针ARM串行线调试(SWD)端口
- 内置RJ45接口
- 内置LDO
2.2 硬件规格
如上图所示，W5500-EVB-Pico引脚直接连接到RP2040的GPIO。它具有与树莓派Pico板相同的引脚。但是，GPIO16、GPIO17、GPIO18、GPIO19、GPIO20、GPIO21连接在板内的W5500上。这些引脚使SPI通信与W5500使用以太网功能。如果您正在使用以太网功能，这些引脚不能用于任何其他目的。
W5500-EVB-Pico内部使用的RP2040 GPIO如下表所示:
| I/O | 引脚名 | 描述 |
|---|---|---|
| I | GPIO16 | 连接W5500的MISO接口 |
| O | GPIO17 | 连接W5500的CS接口 |
| O | GPIO18 | 连接W5500的SCLK接口 |
| O | GPIO19 | 连接W5500的MOSI接口 |
| O | GPIO20 | 连接W5500的RSTn接口 |
| I | GPIO21 | 连接W5500的INTn接口 |
| I | GPIO24 | VBUS检测接口 |
| O | GPIO25 | 用户LED口 |
| I | GPIO29 | 用于ADC模式检测VSYS/3 |
除了GPIO和接地引脚外，还有7个其他引脚接口：
| 引脚号 | 引脚名 | 描述 |
|---|---|---|
| PIN40 | VBUS | Micro-USB输入电压，连接到Micro-USB接口引脚1。理论上支持5V。 |
| PIN39 | VSYS | 主系统输入电压，可在4.3V到5.5V的允许范围内变化，由板载LDO产生3.3V。 |
| PIN37 | 3VE_EN | 连接到板载LDO使能引脚。要禁用3.3V(也使RP2040和W5500断电)，将此引脚短至低。 |
| PIN36 | 3V3 | 主3.3V电源给RP2040和W5500，由板载LDO产生。 |
| PIN35 | ADC_VREF | ADC电源(和参考)电压，并在W5500-EVB-Pico上通过滤波3.3V电源产生。 |
| PIN33 | AGND | GPIO26-29接地参考。 |
| PIN30 | RUN | RP2040使能引脚，复位RP2040，将该引脚短至低。 |
2.3 工作条件
| 属性 | 参数 |
|---|---|
| 工作温度 | -20℃~85℃ |
| Micro-USB输入电压 | DC 5V（+/- 10%) |
| 输入电压 | DC 4.3V~5.5V |
3 参考资料
RP2040 数据手册：RP2040 datasheet
W5500数据手册：W5500 datashee
3.2 原理图
3.3 尺寸图 (单位 : mm)
3.4 参考例程
请参考下面的链接，查找固件示例。
- C/C++ Examples
- CircuitPython Examples
4 硬件协议栈优势
- 高效性：硬件协议栈将TCP/IP协议中的传输层和网络层集成到了一颗以太网芯片中，实现了真正的TCP/IP卸载引擎技术（ToE），为单片机减负，缩短了开发周期。
- 稳定性：硬件协议栈在高速通信时依然保持稳定，其传输速率是单纯软件协议栈的两倍之多。
- 安全性：由于TCP/IP在主系统外独立运行，因此能有效地防止外部恶意网络攻击。
- 易用性：硬件协议栈易于使用，开发者无需专业的网络知识，如同控制外部存储器一样简单，真正实现网络的透明传输。
- 高吞吐率：硬件协议栈有效地卸载主芯片TCP/IP处理负载，释放更多的CPU资源。
